Реферат: Процессор К1810ВМ89
процессе выполнения задания или по его завершении СПВБ может связаться с ЦП с
помощью сигнала запроса прерывания.
Процессор может обращаться к памяти и устройствам ввода — вывода (УВВ),
размещенным в системном пространстве адресовемкостью 1 Мбайт или в пространство
ввода – вывода ёмкостью 64 Кбайт (рис 4.2). Хотя СПВВ располагает только одной
физической шиной данных, удобно полагать,что в системное пространство он
обращается по системной шине (СШ) данных,
а в пространстве ввода — вывода по шине ввода—вывода (ШВВ) данных.
Различие между этими двумя шинами состоит в том, что СШ управляет
сигналами чтения и записи в память, а ШВВ — сигналами чтения
(ввода) и записи (вывода) в УВВ. Таким образом, устройство ввода
–вывода, размещенные в системном пространстве, оказываются
отображенными на память (реагируют на 20– битовые адреса,
закреплённые за ними по командам чтения и записи в память), а
память, размещенная в пространстве ввода — вывода, — отображённой
на УВВ (адресуемой 16 - битовыми адресами и реагирующий на команды
чтения и записи в УВВ).
Рис. 2 Два пространства адресов процессоров ввода-вывода.
Указанные шины функционируют по -разному, в зависимости от
конфигурации, в которой используется СПВВ. В местной конфигурации
(рис. 3 ) СПВВ использует СШ и ШВВ совместно с центральным
процессором. Арбитраж по предоставлению шины конкретному процессору
осуществляется сигналом запроса/предоставления RQ/GT. В удаленной
конфигурации, простейший вариант которой изображен на рис. 3,б, СПВ
В безраздельно использует ШВВ, она является её локальной шиной.
Доступ к СШ обеспечивается конкретному процессору путем арбитража с
привлечением арбитра шин К1810ВБ89
.
Рис 3. Использование СШ и ШВВ в местной (а) и удалённой (б) конфигурации
Структура процессора ввода — вывода (рис 4) включает несколько функциональных
узлов, соединённых 20-битовой внутренней шиной дляполучения максимальной
скорости внутренних пересылок. (В отличие от 16-битовой внешней шины по
внутренней шине осуществляются пересылки как 16-, так и 20-битовых значений
адресов и данных.)
Общее устройство управления (УУ) координирует работу функциональных узлов
процессора. Все операции (выполнениекоманд, циклы пересылки с ПДП, ответы на
запрос готовности канала и др.), выполняемые СПВВ, распадаются на
последовательностиэлементарных действий, которые называются внутренними
циклами. Цикл шины, например, составляет один внутренний цикл;
выполнениекоманды может потребовать нескольких внутренних циклов. Всего
насчитывается 23 различных типа внутренних циклов, каждый из которых занимает от
двух до восьмитактов CLK (без учета возможных состояний ожидания и времени
наарбитраж шин). Общее УУ указывает для каждой операции, какой функциональный
узел будет выполнять очередной внутренний цикл. Например, когда оба
каналаактивны, общее УУ определяет, какой канал имеет более высокий приоритет,
либо, если их приоритеты равны, осуществляет управление попеременной работой
каналов.Кроме того, общее УУ осуществляет начальную инициализацию процессора,
для чего используется программно недоступный регистр ССР — указатель блока
параметров.
Рис 4. Укрупненная структурная схема СПВБ ВН69
Арифметическое логическое устройство (АЛУ) может выполнять беззнаковые
арифметические операции над 8- и 16-битовыми двоичнымичислами, включающими
сложение, инкремент и декремент. Результатом арифметических операций может быть
20 - битовое число. Логические операции,включая И, ИЛИ, НЕ, могут выполняться
над 8- и 16-битовыми операндами.
Регистры сборки — разборки участвует при передаче всех данных, поступающих
впроцессор. Когда разрядность источника и приемника данных различаются,
процессор использует эти регистры для обеспечения максимальной
скоростипередачи. Например, при пересылке с ПДП из 8- битового УВВ в 16-битовую
память процессор затрачивает два цикла шины на прием двух последовательных
байтов,«собирает» их в одно 16-битовое слово и передает его в память за один
цикл шины. При передаче 16- битовых данных 8- битовому приемнику осуществляется
егопредварительная «разборка» на байты. Таким образом, наличие регистров
сборки/разборки экономит циклы шины.
Очередь команд используется для повышения производительности процессорапри
выборке их из памяти. Во время выполнения программы каналом команды выбираются
из памяти словами, размещёнными по чётному адресу
Рис. 5. Выборка команд с использованием очереди
младшего байта. На одну такую выборку затрачивается один цикл шины. Этот процесс
показан на рис. 5.Если последний байт текущей команды Х приходится на чётный
адрес, то следующий байт за ним байт из нечётного адреса (он является первым
байтом команды Y) извлечённого слова в очереди. Когда канал начинаетвыполнять
команду Y, этот байт из очереди извлекается значительно быстрее, чем из памяти.
Таким образом, очередь команд размерностью всего один байт позволяетпроцессору
при выборке команд всегда читать слова, что снижает загрузку шины, увеличивая ее
пропускную способность и производительность СПВБ.
В двух исключительных случаях при извлечении команд процессор читает из памяти
байты, а не слова. Во-первых,когда команда передачи управления (например, JMP,
JNZ, CALL) указывает на нечётный адрес, по которому размещенакоманда, требующая
исполнения. В этом случае первый байт команды извлекается отдельно. Во-вторых,
когда встречается 6-байтовая команда LPDI, которая извлекается в следующем
порядке: байт —слово — байт — байт — байт, и очередь не используется. Когда
используется 8-битовая шина для передачи команд процессору, читаются только
байты, аочередь не используется и каждая выборка требует одного цикла шины.
Блок шинного интерфейса (ВШИ) осуществляет управление и определяет циклышины,
связанные с выборкой команд и передачей данных между СПВВ и памятью или УВВ.
Каждое обращение к шине связано с битом регистра этикеток (регистр TAG находится
в каждом канале), который указывает, ккакому пространству адресов (системному
или ввода — вывода) относится обращение. БШИ выставляет тип цикла шины (выборка
команды из пространства адресов ввода —вывода, запись данных в память
системного пространства и т.д.) в виде кода состояния на выходах S2 — S0
(табл.2). Системный контроллер К1810ВГ88 декодирует этот код, выбирая нужную
шину (СШ/ ШВВ) и формируя соответствующую команду (чтение, запись и т.д.). Затем
БШИопределяет соотношение между логической и физической шириной СШ и LLIBB.
Физическая ширина каждой шины фиксирована в системеи сообщается процессору или
его инициализации.
Код состояния S2SISO Тип цикла шины
000 001 010 011 100 101 110 111 Выборка команды из пространства ввода -
вывода Чтение данных из пространства ввода - вывода Запись данных в
пространство ввода - вывода Не используется Выборка команды из системного
пространства Чтение данных из системного пространства Запись данных в
системное пространство Пассивное состояние
Таблица 2.
В системной конфигурации обе шины (СШ и ШВВ) должны иметь одинаковую ширину: 8
или 16 бит, чтоопределяется типом ЦП (ВМ86/ВМ88). В удаленной конфигурации СШ
процессора ввода — вывода должна иметь ту же физическую ширину, что и СШ
центрального процессора системы. Ширина ШВВпроцессора ввода — вывода может быть
выбрана независимо. Если в пространстве ввода — вывода используются какие-либо
16-битовые УВВ, должна использоваться16- битовая ШВВ. Если в пространстве ввода
— вывода все УВВ 8-битовые, то может быть выбрана 8- либо 16-битовая ШВВ.
Преимущественно имеет 16- битовая ШВВ,поскольку она позволяет подключать к
системе дополнительные 16-битовые УВВ, а также обеспечивает более эффективную
выборку команд программы, размещенной впространстве ввода — вывода.
Для ПДП-пересылки в программе канала задается логическая ширина СШ и ШВВ
независимо для каждого канала. Логическаяширина 8-битовой физической шины может
быть только 8- битовой, а для 16- битовой физической шины логическая ширинаможет
быть задана 8- либо 16-битовой. Это позволяет обслуживать 8- и 16-битовые УВВ с
помощью одной 16-битовой физической шины. В табл. 3перечислены все возможные
отношения между логической и физической шириной СШ и ШВВ в местной и удаленной
конфигурации.
Таблица 3
Конфигурация Ширина СШ Ширина ШВВ
физическая логическая физическая: логическая
Местная 8:8 8: 8
16: (8/16) 16: (6/16)
Удаленная 8:8 8: 8
16: (8/16) 16; (8/16)
8:8 16: (8/16)
16; (8/16) 8: 8
Логическая ширина шины учитывается только при ПДП - пересылках. Извлечение
команд, а также запись и чтение операндов осуществляются словами илибайтами
только в зависимости от физической ширины шины.
Страницы: 1, 2, 3, 4, 5, 6, 7, 8
